Clock Divisor Register的意思|示意
美 / /
英 / /
时钟因数寄存器
Clock Divisor Register的网络常见释义
时钟分频寄存器 ... 时钟模块产生相应频率的时钟供给智能卡，时钟的频率由CPU总线的时钟频率和写入时钟分频寄存器（CDR， Clock Divisor Register）的值来决定，关系表达式如下： fIC_CLK = fCPU /(2 * CDR) 5.
钟分频寄存器 ... 时钟模块产生相应频率的时钟供给智能卡，时钟的频率由CPU总线的时钟频率和写入时钟分频寄存器（CDR， Clock Divisor Register）的值来决定，关系表达式如下： fIC_CLK = fCPU /(2 * CDR) 5.