Digital Phase Lock Loop的意思|示意
数字锁相环
Digital Phase Lock Loop的网络常见释义
数字锁相环 ...型同步以太网（synchronous Ethernet，SyncE） 产品系列。Microsemi的ZL30150具有两个集成数字锁相环（digital phase lock loop，DPLL），能够支持多达四个输入，用于发送和接收时钟需要单独的应用场景。
Digital Phase Lock Loop相关短语
1、 All Digital Phase Lock Loop 全数位锁相回路
2、 A Digital Phase-Lock Loop 计画数位回路锁相器
Digital Phase Lock Loop相关例句
The digital realization of monostable circuit and extraction of bit-synchronous signal with digital phase lock loop are also introduced in detail.
对于其中的单稳态电路的数字化和数字锁相环提取位同步信号也进行了详细的设计说明。
The Digital Phase Lock Loop(DPLL)is the core of the coherent demodulation.
数字锁相环路（DPLL）是数字相干解调技术的核心。
Digital phase lock loop base on fuzzy logical control, which is used to recover carrier in communication system.
基于模糊逻辑控制的数字锁相环，用于通信系统中的载波恢复。
In the new scheme proposed, the phase lock loop is avoided and the digital logical circuit is used.
该方案利用信号自身的特性，采用数字逻辑设计，有效避免了性能不高的锁相环的使用。
Digital phase lock loop is a key part of the digital demodulator.
数字锁相环是数字解调器的关键部件。
Digital phase lock loops are widely adapted in nowadays communication systems. However, it is difficult to design the loop parameter precisely.
数字锁相环在实际通信系统中应用广泛，但其精确的环路参数设计比较困难。