circuit under test的意思|示意
待测电路
circuit under test的网络常见释义
待测电路 ...方法一般是基于STUMPS结 [1]包括扫描设计在内的传统的依赖于ATE的测试方法需构除已经完成扫描设计的待测电路(circuit under test, CUT)要产生大量的测试数据而提高了测试成本面临着很多问题以外还主要包括以下几个功能模块测试向量生成模块[2...
在被测电路 基于压缩测试矢量后复用系统总线传输的测试方案 - docin.com豆丁网 行,然后将各扫描单元中捕获的响应值压缩 输出并与ATE存储中的期望值相比较,以侦测故障的可观察性。 内建白测试技术是一种将激励电路和响戍电路加在被测电路(CircuitUnderTest,CUT)中,以便 实现电路内部测试全过程的自测试技术,主要包括随机测试矢量生成和输出响应分析两部分。它可以
被测试电路 在这种结构中,P触发器是主存储单元,它包含施加到CUT(被测试电路,Circuit Under Test)的测试向量。E链中的触发器用于提供选择触发的数据,这种机制有两种方法来减少不必要的翻转。
circuit under test相关短语
1、 test patterns applied by circuit-under-test 电路自己施加测试矢量