clock edge的意思|示意
时钟脉冲边沿
clock edge的用法详解
Clock edge就是时钟边缘的意思，广泛被用于时序图的设计或者描述。
在FPGA的基础计算机系统设计中，时序图用于描述一个逻辑回路的时序。通常，我们以一个时钟信号的上升沿（rising edge）或者下降沿（falling edge）来表示时序，而时序图显示的就是信号在时钟上升沿和下降沿之间变化的情况。因此，时钟边缘（clock edge）正是用于描述时钟信号上升沿和下降沿的技术术语，也就是目前被广泛使用的表达方式。
在某些特定的系统设计中，还会把有效数据和时钟信号同时使用，而这样就要求用户能够正确理解这些数据在哪个时钟边缘中传送。例如，在配置FPGA的应用中，系统会需要把配置文件的数据发送到FPGA的寄存器行输入当中，而用户也必须指定数据和时钟信号在哪个时钟边缘上同步发送。
因此，我们可以看出，clock edge是一个技术术语，它用来描述时钟信号的上升沿和下降沿，而这些时序图上的时钟边缘信号又可以用来控制数据的传输，以正确地同步操作系统的时序。
clock edge相关短语
1、 Trigger Clock Edge 触发边沿
2、 Clock Edge Generator 生器
3、 positive edge clock 正边沿触发时钟脉冲
clock edge相关例句
Post simulation waveform has 15.02 ns delay time than system clock edge as add device andwire delay.
在加入了器件延迟与布线延迟后,后仿输出波形对于系统时钟有15.02ns的延迟.
互联网